فهرس |
يبين الشكل التالي بنية المبدل ذو التقريب المتتالي التسلسلي :
إن المبدلات التمثيلية الرقمية لها نوعين : 1:يستخدم DAC في تغذيته الخلفية و له ثلاث أنواع : .I عدادي . .II متلاحق . .III تقريب متتالي .
2: لا يستخدم DAC في تغذيته الخلفية و له نوعان : Flash ADC A B مبدل جهد إلى تردد
هذا المبدل هو عبارة عن مبدل يستخدم DAC في تغذيته الخلفية كما يحتوي على عداد تصاعدي حيث أن حجم العداد بنفس حجم أل DAC و هذا مخطط له :
يعمل العداد Vin مادام أصغر من جهد الخرج ل DAC و بالتالي يستمر في العد وعندما يصبح أكبر من قيمة خرج أل DAC يكون خرج المقارن 0 فيبقى الخرج الرقمي ثابت . سيئة هذا النوع هي وجود عداد في بنيته مما يؤدي إلى وجود زمن تبديل طويل نسبيا و بما أن العداد تصاعدي فعند قيم معينة يجب التصفير . ويكون زمن التبديل الأعظمي( n-1 *t^2) : حيثn هي عدد أل bits و t هي زمن تبديل ألDAC
هو مبدل يحتوي على DAC في تغذيته الخلفية كما يحتوي أيضا على عداد تصاعدي تنازلي و لا يعود هذا العداد للصفر أبدا و المخطط التالي يوضح هذا المبدل :
سيئته لا يستطيع العمل عند تغيرات سريعة في الإشارة لأنه سيحتاج إلى زمن تبديل أطول فهو غير فعال إذا عندما تكون الإشارات ذات تغيرات سريعة .و بالتالي هو فعال عند الإشارات ذات التغيرات البطيئة .
يقوم بعملية مقارنة مابين Vin و V ref/2 فتكون النتيجة
إما فوق أي الخانة MSB تقابل 1 أو تحت أي الخانة MSB تقابل 0
ومن ثم تتم المقارنة من جديد و لكن بالنسبة للمراتب التالية و صولاً إلى تحديد أل LSB و الشكل يوضح هذه العملية :
هنا في المقارنة الأولى نقارن الدخل مع Vref/ 2 فإذا كان أكبر يكون أول Bit هو 1 و إذا كان أصغر يكون أول Bit هو 0
وهكذا المقارنة الثانية تحدد البت الثاني وهكذا دواليك حتى الوصول إلى أخر مقارنة و هي التي تحدد . LSB أي إن أول قيمة يبدأ بإيجادها هي MSB ثم يقرر بقية الخانات وصول إلى LSB
يمكننا أخذ أي مثال و لكن يجب أن يكون الدخل أصغر من الجهد المرجعي
إن هذا المبدل هو الأكثر استخداما لأن تميزيته من 8 إلى 16 بت و هي تعتبر تميزية جيدة. و هذا المبدل سريع نسبيا لأن عدد حالات المقارنة تساوي عدد خانات المبدل وكلفته ضئيلة .
تتم المقارنات فيه على شكل تفرعي بدفعة واحدة فيكون عدد المقارنات فيه كبير نطبق جهود على الأقطاب السالبة لمكبر العمليات من جهد مرجعي . الشكل التالي يمثل دارة المبدل :
وإن هذا المبدل يعتمد الجدول التالي للتحويل إلى ترميز معروف
في هذا المبدل نحتاج إلى (2^(n-1)) و يعتبر أسرع المبدلات على الإطلاق تكون المقارنات ذات خرج مساوي ل 1 في حال كان Vin ما زال أصغر من أجزاء Vref ثم يتم التحويل من ترميز الأغلبية إلى ترميز ثنائي عن طريق كاشف ترميز الأغلبية
ملاحظة: من الصعب أن نصنع مبدلات ADC تفرعيه بعدد خانات كبير و هي في أحسن الحالات 8Bits
سنستعرض المواصفات الفنية التالية للمبدلات التمثيلية الرقمية والرقمية التمثيلية: • مجال الدخل والتمييزية. • نوع الترميز . • خطأ التكميم والأخطاء الخطية • الخطأ اللاخطي. • الرموز المفقودة.
مجال الدخل هو قيم جهود الدخل التي يمكن إنجاز عملية التبديل لها. نقاط نهاية أعلى وأسفل مجال الدخل تسمى أل +Full Scale و . -Full Scale عندما ( 0= (–Full Scale يسمى ADC بوحيد القطبية Unipolar وعندما Full Scale الأدنى يساوي قيمة سالبة يسمى ADCبثنائي القطبية .Bipolar إذا ازداد جهد الدخل عن المجال المسموح به فالتبديل سيكون خاطئ وال ADC يدخل في حالة تسمى خارج المجال .Over Range نعرف التمييزية هو الجهد الأدنى للدخل الذي يكشفه أل ADC ويسمح لخرج المبدل الانتقال من حالة رقمية إلى الحالة المجاورة وهو عادة يساوي (1LSB=VFS/2^n) تقدر عادة التمييزية بعدد الخانات الثنائية للمبدل حيث تعني تمييزية أل 12 bit أن ADC يمكن أن يكشف 2^12 = 4096 ) ) جزء من جهد المجال الكلي .VFS
توجد طرائق متعددة لترميز خرج المبدلات التمثيلية الرقمية والرقمية التمثيلية منها الترميز الثنائي حيث الخانات كلها أصفار عند الجهد صفر فولت وتكون كل الخانات واحدات عند +Full Scaleويستخدم هذا الترميز عند الترميز آحادي القطبية .Unipolar
+Full Scale V 1111 -Full Scale=0 V 0000 النوع الثاني للترميز هو الترميز الثنائي المزاح Offset Binary الذي يستخدم إذا كان المبدل ثنائي القطبية أي –Full Scale جهد سالب و لكن سيئة هذه الطريقة أن القيمة المكافئة ل 0V لا يكافئ الترميز .00…. 0 +Full Scale 1111 1000 0 Volt -Full Scale 0000 لجعل القيمة الرقمية 00..0 تتوافق مع القيمة OV نستخدم طريقة الترميز 2’complement كما يلي: نستخدم نفس الترميز الثنائي المزاح مع قلب الخانة MSB في الرمز الرقمي وسنطبق هذه الطريقة على :3-bits ADC
يجب التمييز بين الخطأ الناتج عن عملية التبديل وبسبب محدودية عدد أل Bits في ADC (عادة يسمى هذا الخطأ بخطأ التكميم المتأصل ( Inherent Quantization Error والخطأ الخطي الناتج عن عدم مثالية دارة . ADC
سنبدأ بشرح الخطأ المتأصل في التكميم. بسبب محدودية عدد الرموز في خرج أي مبدل ADC سيكون هناك خطأ تبديل يصل حتى قيمة ±0.5 LSB انظر الشكل (1-35) الذي يبين خطا التكميم المصاحب لعملية التبديل التمثيلي الرقمي 3bit ADC مع ترميز آحادي القطبية والشكل (1-36) يبين تابع التحويل 3bits ADC ذو ترميز ثنائي القطبية غير مزاح.
إن خطأ التكميم أو ضجيج التكميم هو خطأ ملازم لعملية التكميم ولا يمكن تجنبه ولكن يمكن تقليله بزيادة عدد خانات bits المبدل التمثيلي الرقمي)أي رفع تمييزية المبدل( . يعتبر خطأ التكميم إشارة سن منشار ذات قيمة أعظمية ±0.5 LSB والتي تساوي . VFS/ 2^(n+1)
القيمة الفعالة لخطأ التكميم Eqتعطى بالعلاقة: Eq = 0.5 LSB / 3^(0.5)
وبتبديل قيمة0.5 LSB بدلالة VFS نحصل على العلاقة:
Eq=VFS/2^(N)√12
تعتبر الأخطاء الخطية غير المتأصلة أخطاء ذات قيمة عالية، ومن حسن الحظ يمكن تصحيحها بمعايرة بسيطة أو بإضافة أو بالضرب بمعامل تناسب للتصحيح. الأخطاء الخطية لا تابع التحويل ولكن فقط تغير مجال الدخل الذي يعمل عليه أل .ADC تشوه الخطأ الخطي الغير متأصل نوعين إما خطأ إزاحة Offset Error أو خطأ ربح Gain Error. خطأ الإزاحة يجعل الخط المستقيم المار من مراكز عبور رموز الخرج يصعد أو يزاح إلى الأعلى في المثال المبين في الشكل(1-37) مقدار الإزاحة0.6 LSB لمبدل 3-bits ADC ذو ترميز ثنائي القطبية والشكل الآخر أسفله يبين نتيجة الخطأ.
خطأ الربح يجعل ميل الخط المستقيم(تابع التحويل) المار من مراكز عبور رموز الخرج يتغير من حالته المثالية التي تساوي الواحد إلى قيمة أخرى. في المثال المبين في الشكل( ١-٣٨) من الملاحظ تغير الميل من القيمة 1 المثالية ليصبح 1.25 وبالتالي خطأ الربح في مثالنا يساوي25% لمبدل3 -bits ADC ونلاحظ في الشكل السفلي للشكل(1-38) تغير نتيجة الخطأ على كامل مجال جهد الدخل. يمكن تعويض خطأ الإزاحة بإضافة جهد تصحيح باستخدام دارة مقسم جهد أو بإضافة ثابت إلى الرمز الثنائي، كم يمكننا تعويض خطأ الربح بإضافة مكبر متحكم بالجهد Voltage Controlled Amplifiers أو بضرب الرمز الثنائي الناتج بثابت
المبدلات ADC الحقيقية أو العملية ليست مثالية ، والشكل(1-39) يبين تابع تحويل غير مثالي لمبدل 3Bits ADC . يوجد نوعين من الأخطاء اللاخطية التي تستخدم كمواصفات ل ADC الحقيقية: اللاخطية الديناميكية:(DNL) The Dynamic Nonlinearity وهي الفرق الحقيقي لكل خطوة والعرض المثالي ل.LSB
اللاخطية المتممة :( INL) Integral Non-Linearity هو الفرق بين الحالة العابرة والخط المستقيم المار خلال قمم الحالات العابرة الأولى والأخيرة. عادة، يعبر عن DNL, INL بواحدة, LSB كما أن قيمة LSB تعطى بالعلاقة :
من الصعب تعويض الأخطاء اللاخطية بنوعيها لذا نلجأ عادة لتخفيضه للحد الأدنى.
الأداء الجيد ل ADC أن لا يحتوي في خرجه على رموز Codes مفقودة. هذا يعني عندما نمسح جهد الدخل على كامل المجال فإن كل تراكيب الترميز في الخرج يجب أن تظهر. الشرط اللازم كي نضمن عدم فقدان أي رمز في الخرج، هو فقط إذا كان الخطأ الديناميكي اللاخطي DNL أقل من ±1 LSB. الشكل (1- 40) يبين أن الرمز 10 مفقود من الخرج وذلك عندما نمسح جهد الدخل من 0V حتى . VFS
هذه الوصلة للموقع التي تم منه جمع المعلومات و المرجع الاساسي.