الرئيسيةبحث

العائلة المنطقية لل TTL

فهرس

منطق الترانزستور-ترانزستور TTL- Transistor Transistor Logic

وهى العائلة الأكثر إستخداما و تتضمن عائلات فرعية هى :

العائلة القياسية Standered TTL :

الشكل التالى يوضح دارة بوابة NAND منفذة بتقنية عائلة TTL القياسية - لمن أراد الشرح بالتفصيل فاليحاول فهمها بنفسه أولا ثم يطرح علينا أفكاره قبل طلب الشرح المفصل - - تعمل الدارة بتغذية مصدر قدرة +5 فولت - هذه الدارة لها زمن تأخير 10 نانو ثانية - الفقد في القدرة للبوابة = 10 مللى واط - أقصى تردد للعمل هو 35 ميجا هرتز

العائلة منخفضة القدرة Low power TTL :

ودارة نفس البوابة (NAND) في هذه العائلة (المنخفضة القدرة) مشابهة لمثيلتها في العائلة السابقة (العائلة القياسية) ولكنها مختلفة في عدم وجود الثنائى CR1 كما أن قيم المقاومات بها مختلفة وهى كالتالى : R1=40K R2=20K R3=12K R4=500 ويكون ناتجا من هذا الإختلاف أن التيار المار أقل وفقد القدرة أقل. وهذه العائلة الفرعية لها زمن تأخير 33 نانوثانية والفقد في القدرة للبوابة هو 1 مللى واط وأقصى تردد هو 3 ميجا هرتز

العائلة العالية السرعة High Speed TTL:

وتم بناء هذه العائلة بإضافة زوج دارلينجتون Darlington - Q3/Q4 وتقليل قيم المقاومات مما يسرع الإنتقال من حالة منطقية إلى أخرى. وفى هذه العائلة الفرعية لها زمن تأخير = 6 نانوثانية وقدرة مفقودة بمقدار 22 مللى واط في البوابة الواحدة وأقصى تردد يمكن العمل عليه هو 50 ميجا هرتز.

عائلة الربط بالشوتكى SCHOTTKY-Clamped TTL :

وهى أخر العائلات الفرعية (تحت الTTL) ظهورا وهى أسرع من أى عائلة TTL أخرى وتختلف هذه العائلة الفرعية عن أى عائلة أخرى في الTTL في أنها تستخدم ترانزستور معدل حيث توصل قاعدة الترانزستور بمجمعه عن طريق موحد شوتكى (كما هو موضح بالشكل) ويعمل الدايود على تحويل تيار القاعدة عندما يكون الترانزستور في حالة غلق ON وذلك حتى يمنعه من تخزين الشحنات التى تبطىء من سرعته عندما يتحول من الحالة ON إلى الحالة OFF . وهذا يسرع الأداء العام للدارة مما يعطي للبوابة زمن انتقال يساوى 3 نانوثانية ومعدل إستهلاك للقدرة = 19 مللى واط وأقصى تردد يمكن العمل عليه هو 125 ميجا هرتز.